Frete Grátis
  • Google Plus

VHDL Modeling For Digital Design Synthesis (Cód: 4940448)

Yu-Chin Hsu; Kevin F. Tsai; Jessie T. Liu

Ediouro - Singular

Ooopss! Este produto está temporariamente indisponível.
Mas não se preocupe, nós avisamos quando ele chegar.

Ooops! Este produto não está mais a venda.
Mas não se preocupe, temos uma versão atualizada para você.

Ooopss! Este produto está fora de linha, mas temos outras opções para você.
Veja nossas sugestões abaixo!

R$ 1.254,30 R$ 1.128,80 (-10%) em até 10x de R$ 112,88 sem juros
Cartão Saraiva R$ 1.072,36 (-5%) em até 1x no cartão ou em até 12x de R$ 94,07 sem juros
Grátis

Cartão Saraiva

Descrição

VHDL is a hardware description language that allows the specification of a digital system over different levels of abstraction. It supports behavior specification during the early stages of a design process and
structural specification during the later implementation stages. Originally introduced as a hardware description language that permitted the simulation of d

Características

Produto sob encomenda Sim
Marca Ediouro - Singular
Cód. Barras 9780792395973
Altura 21.00 cm
I.S.B.N. 9780792395973
Profundidade 2.00 cm
Referência 9780792395973
Idioma Inglês
País de Produção Brasil
Número de Páginas 380
Peso 0.45 Kg
Largura 14.00 cm
AutorYu-Chin Hsu; Kevin F. Tsai; Jessie T. Liu

Avaliações

Avaliação geral: 0

Você está revisando: VHDL Modeling For Digital Design Synthesis