Artboard 33atençãoArtboard 18atualizarconectividadeArtboard 42boletocarrinhocartãoArtboard 45cartão SaraivacelularArtboard 42Artboard 23checkArtboard 28Artboard 17?compararcompartilharcompartilhar ativoArtboard 28Artboard 43Artboard 49Artboard 47Artboard 15Artboard 32ebookArtboard 22Artboard 5Artboard 25Artboard 1Artboard 42Artboard 11fecharfilmesArtboard 23gamesArtboard 4Artboard 9Artboard 6hqimportadosinformáticaArtboard 7Artboard 3Artboard 12Artboard 25Artboard 34Artboard 43Artboard 44curtirArtboard 24Artboard 13livrosArtboard 24Artboard 31menumúsicaArtboard 27Artboard 30Artboard 36Artboard 44outrospapelariaArtboard 17Artboard 6Artboard 27Artboard 30Artboard 29Artboard 26Artboard 2Artboard 20Artboard 35estrelaestrela ativorelógiobuscaArtboard 50Artboard 26toda saraivaArtboard 40Artboard 21Artboard 10Artboard 37usuárioArtboard 46Artboard 33Artboard 8seta
e-book

Verification Techniques for System-Level Design (Cód: 2891809)

Fujita,Masahiro; Prasad,Mukul; Ghosh,Indradeep

ELSEVIER S&T

Ooops! Este produto não está mais a venda.
Mas não se preocupe, temos uma versão atualizada para você.

Ooopss! Este produto está fora de linha, mas temos outras opções para você.
Veja nossas sugestões abaixo!

R$ 282,54

em até 9x de R$ 31,39 sem juros

Total:

Em até 1x sem juros de


Crédito:
Boleto:
Cartão Saraiva:

Total:

Em até 9x sem juros de


Verification Techniques for System-Level Design

R$282,54

Descrição

This book will explain how to verify SoC (Systems on Chip) logic designs using'quot;formal? and 'quot;semiformal? verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in 'quot;functional? verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been gaining popularity.

For higher design productivity, it is essential to debug designs as early as possible, which this book facilitates. This book covers all aspects of high-level formal and semiformal verification techniques for system level designs.

• First book that covers all aspects of formal and semiformal, high-level (higher than RTL) design verification targeting SoC designs.
• Formal verification of high-level designs (RTL or higher).
• Verification techniques are discussed with associated system-level design methodology.

Características

Produto sob encomenda Não
Marca ELSEVIER S&T
Cód. Barras 9780080553139
Acabamento e-book
Territorialidade Internacional
Formato Livro Digital Pdf
Gratuito Não
Tamanho do Arquivo 2055
Proteção Drm Sim
Código do Formato Pdf
Peso 0.00 Kg
AutorFujita,Masahiro; Prasad,Mukul; Ghosh,Indradeep